검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Novel Fast-Lock-in Digitally Controlled Phase-Locked Loop 새로운 Fast-Lock-in 디지털 제어 위상 고정 루프

Xin CHEN, Jun YANG, Long-xing SHI

  • 조회수

    0

  • 이것을 인용

요약 :

이 편지에서는 새로운 고속 잠금 디지털 제어 위상 고정 루프(DCPLL)가 제안되었습니다. 이 DCPLL은 잠금 시간을 줄이기 위해 새로운 주파수 검색 알고리즘을 채택합니다. 또한 전력 소비를 줄이기 위해 주파수 분배기는 주파수 획득 중에 주파수 검출기로 재사용되고, 위상 획득 중에는 시간-디지털 변환기 모듈로 재사용됩니다. 제안된 알고리즘과 아키텍처를 검증하기 위해 SMIC 0.18 µm 1P6M CMOS 기술을 사용하여 DCPLL 설계를 구현했습니다. Spice 시뮬레이션 결과는 DCPLL이 3MHz로 고정될 때 11개의 기준 사이클에서 주파수 획득을 달성하고 200개의 기준 사이클에서 위상 획득을 완료할 수 있음을 보여줍니다. DCPLL의 해당 전력 소비는 3.71mW입니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E91-C No.12 pp.1971-1975
발행일
2008/12/01
공개일
온라인 ISSN
1745-1353
DOI
10.1093/ietele/e91-c.12.1971
원고의 종류
LETTER
범주
통합 전자

작성자

키워드