검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Simple Mechanism for Collapsing Instructions under Timing Speculation 타이밍 추측 하에서 명령어 축소를 위한 간단한 메커니즘

Toshinori SATO

  • 조회수

    0

  • 이것을 인용

요약 :

Deep Submicron 반도체 기술은 필요한 설계 마진을 제공할 수 없기 때문에 최악의 설계를 불가능하게 만듭니다. 우리는 CTV(Constructive Timing Violation)라고 부르는 일반적인 사례 설계 방법론을 조사하고 있습니다. 이 문서에서는 CTV 개념을 확장하여 종속 명령을 축소하여 성능을 향상시킵니다. 상세한 시뮬레이션을 기반으로 우리는 제안된 메커니즘이 종속 명령어를 효과적으로 축소한다는 것을 발견했습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1394-1401
발행일
2008/09/01
공개일
온라인 ISSN
1745-1353
DOI
10.1093/ietele/e91-c.9.1394
원고의 종류
Special Section PAPER (Special Section on Advanced Processors Based on Novel Concepts in Computation)
범주

작성자

키워드