검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Fine-Grain Multiple-Valued Reconfigurable VLSI Using Series-Gating Differential-Pair Circuits and Its Evaluation 직렬 게이팅 차동 쌍 회로를 사용한 미세 입자 다중 값 재구성 가능 VLSI 및 평가

Nobuaki OKADA, Michitaka KAMEYAMA

  • 조회수

    0

  • 이것을 인용

요약 :

산술 연산을 포함한 다양한 애플리케이션을 위한 세분화된 재구성 가능한 VLSI가 개발되었습니다. Fine-grain 아키텍처에서는 로직 블록의 활용도를 높이고 스위치 블록을 줄이는 셀 기능을 정의하는 것이 중요합니다. 관점에서 비트 직렬 재구성 가능 계산에 적합한 범용 리터럴 기반 다중 값 셀이 제안됩니다. 직렬 게이팅 차동 쌍 회로는 Sum의 전가산기 회로와 범용 리터럴 회로를 구현하는 데 효과적으로 사용됩니다. 따라서 회로기술을 이용하여 간단한 논리블록을 구성할 수 있다. 더욱이, 직렬 데이터 비트의 중첩과 한 단어의 제목을 나타내는 시작 신호가 도입되는 다중 값 시그널링을 활용하여 상호 연결 복잡성을 줄일 수 있습니다. 차동쌍 회로는 전류-출력 복제에도 효과적으로 사용되어 인접한 셀에 고속 신호를 전달합니다. 평가는 90nm CMOS 설계 규칙을 기반으로 수행되었으며 제안된 셀의 면적은 다음과 같습니다. CMOS 구현에 비해 78%로 감소되었습니다. 또한 면적 시간 곱은 92%가 되고 지연 시간은 18% 증가합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1437-1443
발행일
2008/09/01
공개일
온라인 ISSN
1745-1353
DOI
10.1093/ietele/e91-c.9.1437
원고의 종류
Special Section PAPER (Special Section on Advanced Processors Based on Novel Concepts in Computation)
범주

작성자

키워드