검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Effect of Express Lots on Production Dispatching Rule Scheduling and Cost in VLSI Manufacturing Final Test Process VLSI 제조 최종 테스트 프로세스에서 Express Lot가 생산 파견 규칙 일정 및 비용에 미치는 영향

Akihisa CHIKAMURA, Koji NAKAMAE, Hiromu FUJIOKA

  • 조회수

    0

  • 이것을 인용

요약 :

우리는 VLSI 제조 최종 테스트 프로세스에서 생산 파견 규칙 일정 및 비용에 대한 익스프레스 로트의 영향을 평가합니다. 특급 로트 배정 시 널리 사용되는 FIFO(First In First Out) 규칙과 지그 및 온도 교환에 소요되는 시간, 기계의 남은 처리 시간을 고려하는 WEIGHT+RPM 규칙을 비교합니다. 사용 및 대기열의 대기 시간. FIFO 규칙을 사용할 경우, 특급 로트의 함량이 15%를 초과하면 테스트 효율이 떨어지기 시작하고 칩당 테스트 비용이 증가하기 시작합니다. 또한, 특급 로트 함량이 30%인 경우 특급 로트가 없는 경우에 비해 전체 처리 로트 수가 19% 감소하고, 칩당 테스트 비용이 22% 증가하는 것으로 나타났다. 그러나 WEIGHT+RPM 규칙의 경우, 특급 로트의 함량을 50%까지 증가시켜도 테스트 효율성이 저하되지 않으며 칩당 테스트 비용도 증가하지 않습니다. WEIGHT+RPM 규칙을 사용할 경우, 시스템 특성의 5% 저하를 허용하는 특급 로트의 최대 함량으로 정의되는 ELT(Express Lot Tolerances)는 FIFO 규칙을 사용할 때보다 약 XNUMX배 높습니다. 또한 WEIGHT+RPM 규칙은 FIFO 규칙에 비해 계획된 칩 수와 준비된 지그 수의 변화에 ​​대해 더 높은 ELT를 유지하는 것으로 나타났습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E82-C No.1 pp.86-93
발행일
1999/01/25
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
통합 전자

작성자

키워드