검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection 추측 방식 선택을 갖춘 고성능 및 저전력 캐시 아키텍처

Koji INOUE, Tohru ISHIHARA, Kazuaki MURAKAMI

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 집합 연관 캐시에 대해 높은 성능과 낮은 에너지 소비를 달성하기 위한 새로운 접근 방식을 제안합니다. 캐시라고 합니다. 길 예측 집합 연관 캐시, 정상적인 캐시 액세스를 시작하기 전에 메모리 주소로 지정된 집합에서 프로세서가 원하는 데이터를 포함할 가능성이 있는 단일 방법을 추론적으로 선택합니다. 세트의 모든 경로에 액세스하는 대신 예측된 단일 경로에만 액세스함으로써 에너지 소비를 줄일 수 있습니다. 길 예측 캐시가 잘 수행되기 위해서는 길 예측의 정확성이 중요합니다. 본 논문에서는 대부분의 벤치마크 프로그램에서 MRU(가장 최근에 사용됨) 기반 방식 예측의 정확도가 90% 이상임을 보여줍니다. 제안된 방향 예측 캐시는 기존의 집합 연관 캐시에 비해 ED(energy-delay) 곱을 60~70% 향상시킵니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.186-194
발행일
2000/02/25
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
범주

작성자

키워드