검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Low-Voltage 42.4 G-BPS Single-Ended Read-Modify-Write Bus and Programmable Page-Size on a 3D Frame-Buffer 저전압 42.4G-BPS 단일 종단 읽기-수정-쓰기 버스 및 3D 프레임 버퍼의 프로그래밍 가능한 페이지 크기

Kazunari INOUE, Hideaki ABE, Kaori MORI, Shuji FUKAGAWA

  • 조회수

    0

  • 이것을 인용

요약 :

이전에도 임베디드 DRAM 기술을 활용한 다양한 종류의 고대역폭 아키텍처가 제시되었습니다. 대부분의 경우 넓은 버스 구현 및/또는 빠른 버스 속도를 사용하는데, 이는 다이 면적의 불이익과 동시에 많은 전력 소비를 초래합니다. 제안된 단일 종단 읽기-수정-쓰기 버스는 동일한 버스 크기와 동일한 버스 속도를 유지하면서 대역폭을 두 배로 늘립니다. 데이터 버스는 각각 동시에 작동하는 1k 비트 읽기 버스와 1k 비트 쓰기 버스로 구성되며 진폭은 0V ~ 1V이므로 측정된 전력 소비는 0.3MHz 주파수에서 166W에 불과합니다. . 프로그래밍 가능한 페이지 크기는 페이지 누락률을 줄이고 넓은 버스 및 빠른 속도 접근 방식에 필적하는 대역폭을 효율적으로 향상시킵니다. 제안된 모든 기능은 3D 프레임 버퍼에 구현되어 42.4G-BPS 대역폭을 달성합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.195-204
발행일
2000/02/25
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
범주

작성자

키워드