검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Low-Power VLSI Architecture for a New Block-Matching Motion Estimation Algorithm Using Dual-Bit-Resolution Images 듀얼 비트 해상도 이미지를 사용하는 새로운 블록 매칭 모션 추정 알고리즘을 위한 저전력 VLSI 아키텍처

Wujian ZHANG, Runde ZHOU, Tsunehachi ISHITANI, Ryota KASAI, Toshio KONDO

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 블록 매칭 모션 추정을 위한 향상된 다중 해상도 망원 검색 알고리즘(MRTlcSA)에 대해 설명합니다. 알고리즘은 전체 및 감소된 비트 해상도의 이미지를 사용하고 모션 트랙 및 적응형 검색 창 전략을 사용합니다. 시뮬레이션 결과는 제안된 알고리즘이 계산 복잡도가 낮고 좋은 이미지 품질을 달성한다는 것을 보여줍니다. 우리는 데이터 경로가 분할된 시스톨릭 아키텍처 기반 검색 엔진을 개발했습니다. 비트 해상도가 낮은 경우에는 작업 병렬성을 향상시켜 처리량을 높입니다. 새로운 모션 추정기는 낮은 클럭 주파수와 낮은 공급 전압에서 작동하므로 전력 소비가 낮습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E84-C No.3 pp.399-409
발행일
2001/03/01
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
통합 전자

작성자

키워드