검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An 8b 52 MHz Double-Channel CMOS Subranging A/D Converter for DSL Applications DSL 애플리케이션을 위한 8b 52MHz 이중 채널 CMOS 서브레인지 A/D 변환기

Sung-Ho LEE, Jung-Woong MOON, Seung-Hoon LEE

  • 조회수

    0

  • 이것을 인용

요약 :

이 문서에서는 디지털 가입자 루프 애플리케이션을 위한 8b 52MHz CMOS 하위 범위 아날로그-디지털 변환기(ADC)에 대해 설명합니다. 개선된 시간 인터리빙 아키텍처를 기반으로 제안된 ADC는 기존 이중 채널 범위 조정 ADC에서 일반적으로 관찰되는 유지 시간을 제거하여 처리량 속도를 50% 증가시킵니다. ADC는 잔여 신호 처리를 위해 백엔드 범위 조정 ADC에서 보간 기술을 사용하여 활성 다이 영역과 전력 소비를 최소화합니다. 플라즈마 유도 비교기 오프셋과 ADC의 다이 면적을 줄이기 위해 레이아웃 기술이 채택되었습니다. 0.8 µm CMOS 공정에서 제작 및 측정된 프로토타입 ADC는 다음보다 작은 비선형성을 나타냅니다. 0.4mW의 43MHz 샘플링 속도에서 1MHz 입력에 대해 52LSB 및 230dB의 신호 대 잡음 및 왜곡 비율.

발행
IEICE TRANSACTIONS on Electronics Vol.E84-C No.4 pp.470-474
발행일
2001/04/01
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
통합 전자

작성자

키워드