검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Low Power CMOS Design Challenges 저전력 CMOS 설계 과제

Tadahiro KURODA

  • 조회수

    0

  • 이것을 인용

요약 :

전력벽으로 인해 기술 확장이 어려워질 것입니다. 반면, 미래의 컴퓨터 및 통신 기술에서는 전력 소비를 더욱 줄여야 합니다. 새로운 에너지 효율적인 장치 기술이 아직 나오지 않았기 때문에 저전력 CMOS 설계에 도전해야 합니다. 이 문서에서는 디자이너가 CMOS 전력 절감을 위해 무엇을, 얼마나 할 수 있는지에 대해 설명합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E84-C No.8 pp.1021-1028
발행일
2001/08/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section INVITED PAPER (Special Issue on Silicon Nanodevices)
범주

작성자

키워드