검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Power Consumption of Hybrid Circuits of Single-Electron Transistors and Complementary Metal-Oxide-Semiconductor Field-Effect Transistors 단일 전자 트랜지스터와 상보형 금속-산화물-반도체 전계 효과 트랜지스터의 하이브리드 회로의 전력 소비

Ken UCHIDA, Junji KOGA, Ryuji OHBA, Akira TORIUMI

  • 조회수

    0

  • 이것을 인용

요약 :

단일 전자 트랜지스터(SET)와 상보성 금속 산화물 반도체 전계 효과 트랜지스터(CMOSFET)의 하이브리드 논리 회로의 전력 소비를 계산했습니다. SET/CMOS 하이브리드 논리 회로는 SET 논리 트리와 CMOS 증폭기로 구성되며, 그 입력은 SET 논리 트리의 출력에 연결되며, CMOS 증폭기의 입력과 SET의 출력 사이의 상호 연결 커패시턴스가 감소하는 것으로 나타났습니다. 전력 소모를 줄이기 위해서는 로직 트리가 필수적이었습니다. 상호 연결 용량을 줄이기 위한 새로운 전략 풀다운 장치로 작동하는 SET 및 해당 보완 SET를 사용하여 논리 트리 구성 처음으로 제안했습니다. 결과적으로, 많은 양의 상호 연결 커패시턴스가 제거될 수 있었고 SET/CMOS 하이브리드의 전력 소비가 상당히 낮아졌습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E84-C No.8 pp.1066-1070
발행일
2001/08/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Silicon Nanodevices)
범주

작성자

키워드