검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Reliability of Low Temperature Poly-Si GOLD (Gate-Overlapped LDD) Structure TFTs 저온 Poly-Si GOLD(Gate-Overlapped LDD) 구조 TFT의 신뢰성

Tetsuo KAWAKITA, Hidehiro NAKAGAWA, Yukiharu URAOKA, Takashi FUYUKI

  • 조회수

    0

  • 이것을 인용

요약 :

게이트 중첩 LDD(GOLD) 구조의 저온 폴리실리콘 박막 트랜지스터를 제작하였다. 기존 LDD와 단일 드레인 구조를 비교하여 전기적 스트레스 방법을 사용하여 신뢰성을 평가했습니다. 이전 연구자들이 보고한 바와 같이, 우리는 ON 전류의 열화와 전계 효과 이동도가 기존 LDD 또는 비 LDD 구조에 비해 매우 작음을 확인했습니다. 2차원 소자 시뮬레이터를 사용하여 GOLD TFT의 신뢰성을 분석했습니다. 우리는 수직 네거티브 필드가 GOLD TFT의 신뢰성을 향상시키는 데 지배적인 역할을 한다는 것을 분명히 했습니다. 임팩트 이온화는 수직 음전계에 의해 산화물과 폴리실리콘 사이의 경계면에서 멀리 떨어진 곳에서 발생합니다. GOLD 구조는 패널상의 시스템 구현에 유망하다.

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.11 pp.1854-1859
발행일
2002/11/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on Electronic Displays)
범주
활성 매트릭스 디스플레이

작성자

키워드