검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Physical Design Methodology for On-Chip 64-Mb DRAM MPEG-2 Encoding with a Multimedia Processor 멀티미디어 프로세서를 사용한 온칩 64Mb DRAM MPEG-2 인코딩을 위한 물리적 설계 방법론

Hidehiro TAKATA, Rei AKIYAMA, Tadao YAMANAKA, Haruyuki OHKUMA, Yasue SUETSUGU, Toshihiro KANAOKA, Satoshi KUMAKI, Kazuya ISHIHARA, Atsuo HANAMI, Tetsuya MATSUMURA, Tetsuya WATANABE, Yoshihide AJIOKA, Yoshio MATSUDA, Syuhei IWADE

  • 조회수

    0

  • 이것을 인용

요약 :

멀티미디어 프로세서를 갖춘 온칩 64Mb 임베디드 DRAM MPEG-2 인코더 LSI가 개발되었습니다. 이러한 대규모 고속 LSI를 구현하기 위해 우리는 크로스토크 노이즈를 고려한 타이밍 검증과 전력선의 IR 강하에 대한 간단한 조치를 통해 다중 클럭의 계층적 스큐 제어를 개발했습니다. 디커플링 커패시터. 그 결과, 263V에서 1.5MHz의 목표 성능을 성공적으로 달성 및 검증했으며, 크로스토크 노이즈도 고려되었으며, 또한 166MHz에서 IR 강하를 162mV까지 억제하는 것이 가능해졌습니다. 작동 블록.

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.2 pp.368-374
발행일
2002/02/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on High-Performance and Low-Power Microprocessors)
범주
제품 디자인

작성자

키워드