검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

CMOS Transistor in Nanoscale Era 나노스케일 시대의 CMOS 트랜지스터

Bin YU

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 나노미터 규모의 CMOS 트랜지스터를 설계하고 제조하는 데 있어 근본적인 과제와 가능한 솔루션을 다룹니다. 고급 게이트 유전체, 매우 얕은 접합, 채널 도펀트 프로파일 엔지니어링 및 살리사이드와 같은 필수 기술 구성 요소에 대해 논의합니다. 물리적 게이트 길이가 15nm에 불과한 초대형 트랜지스터는 기존 평면 CMOS 기술을 물리적 한계까지 밀어붙이려는 지속적인 노력의 일환으로 입증되었습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.5 pp.1052-1056
발행일
2002/05/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section INVITED PAPER (Special Issue on Advanced Sub-0.1 µm CMOS Devices)
범주

작성자

키워드