검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Compact Radix-64 54 54 CMOS Redundant Binary Parallel Multiplier 컴팩트한 Radix-64 54 54 CMOS 중복 이진 병렬 곱셈기

Sang-Hoon LEE, Seung-Jun BAE, Hong-June PARK

  • 조회수

    0

  • 이것을 인용

요약 :

64개의 부분 곱의 수를 줄이기 위해 radix-54 인코딩 방식이 사용되었습니다.54 CMOS 병렬 곱셈기. 트랜지스터 수, 칩 면적, 전력 지연 곱은 공개된 28개 제품에 비해 각각 22%, 17%, 54% 감소했습니다.54 CMOS 병렬 곱셈기. 65개의 곱셈 계수 중 하나를 9개의 기본 곱셈 계수 중 43,579개와 그 보수로 구성된 RB 숫자로 표현하기 위해 중복 이진수(RB) 숫자 시스템이 사용되었습니다. 최적화된 RB 가산기를 사용하여 결과 RB 부분 곱을 추가했습니다. 제안된 승산기의 총 트랜지스터 수는 0.25개이다. 5개의 금속층을 갖춘 0.99μm CMOS 공정의 칩 ​​면적은 XNUMXmm였습니다.2. 전력 소비와 증폭 시간은 각각 111mW와 6.9ns였습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.6 pp.1342-1350
발행일
2002/06/01
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
전자 회로

작성자

키워드