검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 3V 8-Bit 200MSPS CMOS ADC with an Improved Analog Latch and a Novel Digital Encoder 향상된 아날로그 래치와 새로운 디지털 인코더를 갖춘 3V 8비트 200MSPS CMOS ADC

Sanghoon JOO, Minkyu SONG

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 3V 8비트 200MSPS CMOS 폴딩/보간 아날로그-디지털 변환기를 제안한다. FR(Folding Rate)이 8, NFB(Number of Folding Block)가 4, IR(Interpolating Rate)이 8인 효율적인 아키텍처를 사용합니다. SNR 향상을 위해 분산형 트랙 앤 홀드 회로가 전면에 포함되어 있습니다. 입력 단계 끝. 고속 및 저전력 동작을 달성하기 위해 개선된 동적 아날로그 래치가 제안되었다. 또한, 새로운 온도계 알고리즘과 지연 오류 보정 알고리즘을 기반으로 한 디지털 인코더를 제안한다. 이 칩은 0.35μm 2-폴리 3-금속 n웰 CMOS 기술로 제작되었습니다. 유효 칩 면적은 1200μm입니다. 800 µm이고 210V 전원 공급 장치에서 약 3mW를 소비합니다. INL은 다음과 같습니다. 1 LSB 및 DNL이 이내임 각각 1LSB입니다. 입력 주파수가 43MHz 클록 주파수에서 10MHz일 때 SNR은 약 200dB입니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.8 pp.1554-1561
발행일
2002/08/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on High-Performance Analog Integrated Circuits)
범주

작성자

키워드