검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 0.6-V Supply, Voltage-Reference Circuit Based on Threshold-Voltage-Summation Architecture in Fully-Depleted CMOS/SOI 완전 공핍 CMOS/SOI의 임계 전압 합산 아키텍처를 기반으로 한 0.6V 공급, 전압 참조 회로

Mamoru UGAJIN, Kenji SUZUKI, Tsuneo TSUKAHARA

  • 조회수

    0

  • 이것을 인용

요약 :

저전압 SOI(silicon-on-insulator) 전압 기준 회로가 개발되었습니다. 이는 임계 전압 합산 아키텍처를 기반으로 하며 출력은 피드백 증폭기의 입력 오프셋에 영향을 받지 않습니다. 따라서 출력 분산이 상당히 줄어듭니다. 도핑되지 않은 MOSFET은 임계 전압이 작기 때문에 공핍 모드 트랜지스터로 사용됩니다. 온도에 민감하지 않은 전압 기준 회로를 설계하기 위해 완전히 공핍된 CMOS/SOI 기술에서 정상 및 도핑되지 않은 MOSFET의 온도 의존성을 연구합니다. 완전히 공핍된 CMOS/SIMOX 공정으로 제작된 프로토타입 회로의 측정 기준 전압은 530입니다. 16.8mV(3σ)이며 최저 0.6V의 공급 전압에서 작동할 수 있습니다. 측정된 온도 계수는 0.02입니다. 0.06mV/ (3σ).

발행
IEICE TRANSACTIONS on Electronics Vol.E85-C No.8 pp.1588-1595
발행일
2002/08/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Issue on High-Performance Analog Integrated Circuits)
범주

작성자

키워드