검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Accuracy-Configurable Adder for Low-Power Applications 저전력 애플리케이션을 위한 정확도 구성 가능 가산기

Tongxin YANG, Toshinori SATO, Tomoaki UKEZONO

  • 조회수

    0

  • 이것을 인용

요약 :

추가는 많은 오류 허용 응용 프로그램의 핵심 기본 기능입니다. 대략적인 추가는 성능 및 정확성에 비해 에너지를 교환하는 효율적인 기술로 간주됩니다. 본 논문에서는 런타임에 정확도를 구성할 수 있는 캐리 마스크 가능 가산기를 제안합니다. 제안된 방식은 품질 요구 사항을 유연하게 충족하기 위해 캐리 전파 길이를 동적으로 선택할 수 있습니다. 제안하는 16비트 가산기는 기존 리플 캐리 가산기와 기존 캐리 미리보기 가산기에 비해 전력 소모를 각각 54.1%, 57.5% 감소시켰고, 임계 경로 지연을 각각 72.5%, 54.2% 감소시켰다. 또한, 이미지 처리 애플리케이션의 결과는 처리된 이미지의 품질이 제안된 가산기에 의해 제어될 수 있음을 나타냅니다. 제안한 가산기의 우수한 확장성은 32비트 길이를 사용한 평가 결과에서 입증된다.

발행
IEICE TRANSACTIONS on Electronics Vol.E103-C No.3 pp.68-76
발행일
2020/03/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.2019LHP0002
원고의 종류
Special Section PAPER (Special Section on Low-Power and High-Speed Chips)
범주

작성자

Tongxin YANG
  Fukuoka University
Toshinori SATO
  Fukuoka University
Tomoaki UKEZONO
  Fukuoka University

키워드