검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An SOI-Based Lock-in Pixel with a Shallow Buried Channel for Reducing Parasitic Light Sensitivity and Improving Modulation Contrast 기생 광 감도를 줄이고 변조 대비를 향상시키기 위해 얕은 매립 채널을 갖춘 SOI 기반 잠금 픽셀

Tatsuya KOBAYASHI, Keita YASUTOMI, Naoki TAKADA, Shoji KAWAHITO

  • 조회수

    18

  • 이것을 인용

요약 :

본 논문에서는 향상된 변조 대비를 갖춘 NIR 감도가 높은 SOI 게이트 잠금 픽셀을 제시합니다. 제안된 픽셀은 높은 측면 전기장과 기생 광 감도에 대한 잠재적 장벽을 생성하기 위해 얕은 매립 채널과 중간 게이트를 가지고 있습니다. 소자 시뮬레이션 결과, 기생 광 감도가 이전 구조에 비해 13.7%에서 0.13%로 감소한 것으로 나타났습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E106-C No.10 pp.538-545
발행일
2023/10/01
공개일
2023/04/10
온라인 ISSN
1745-1353
DOI
10.1587/transele.2022CTP0003
원고의 종류
Special Section PAPER (Special Section on Analog Circuits and Their Application Technologies)
범주

작성자

Tatsuya KOBAYASHI
  Shizuoka University
Keita YASUTOMI
  Shizuoka University
Naoki TAKADA
  Shizuoka University
Shoji KAWAHITO
  Shizuoka University

키워드