검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Fully Digital AGC System with 100 MHz Bandwidth and 35 dB Dynamic Range Power Detectors for DVB-S2 Application DVB-S100 애플리케이션을 위한 35MHz 대역폭 및 2dB 동적 범위 전력 감지기를 갖춘 완전 디지털 AGC 시스템

YoungGun PU, Kang-Yoon LEE

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 DVB-S2 애플리케이션을 위한 새로운 고대역폭 및 넓은 동적 범위 전력 검출기를 갖춘 완전한 디지털 이득 제어 시스템을 제시합니다. DVB-S2 시스템의 PAPR(피크 대 평균 전력비)이 너무 높고 정착 시간 요구 사항이 매우 엄격하기 때문에 기존의 폐쇄 루프 아날로그 이득 제어 방식을 사용할 수 없습니다. 강력한 이득 제어와 기저대역 모뎀과의 직접적인 디지털 인터페이스를 위해서는 디지털 이득 제어가 필요합니다. 또한 정착 시간과 프로세스, 전압 및 온도 변화에 대한 둔감성 측면에서 아날로그 이득 제어에 비해 몇 가지 장점이 있습니다. 미세한 스텝 분해능으로 넓은 이득 범위를 갖기 위해 새로운 AGC 시스템이 제안되었습니다. 이 시스템은 고대역폭 디지털 VGA, RMS 감지기를 갖춘 넓은 동적 범위 전력 감지기, 저전력 SAR 유형 ADC 및 디지털 이득 컨트롤러로 구성됩니다. 소비전력과 칩 면적을 줄이기 위해 SAR형 ADC를 0.25개만 사용하고, 입력은 10개의 전력 감지기를 기반으로 시간 인터리빙됩니다. 시뮬레이션 및 측정 결과는 새로운 AGC 시스템이 0.18dB 미만의 이득 오류로 80μs 이내에 원하는 수준으로 수렴되는 것을 보여줍니다. 0.25 µm CMOS 공정으로 구현됩니다. 제안된 IF AGC 시스템의 측정 결과는 8-dB 분해능에서 XNUMX-dB 이득 범위를 나타냅니다.nV/ 입력 기준 잡음 및 5dBm IIP3 60mW 전력 소비에서. 전력 감지기는 35MHz 입력에 대해 100dB 동적 범위를 보여줍니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E92-C No.1 pp.127-134
발행일
2009/01/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E92.C.127
원고의 종류
PAPER
범주
전자 회로

작성자

키워드