검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design of Asynchronous Multi-Bit OTP Memory 비동기식 다중비트 OTP 메모리 설계

Chul-Ho CHOI, Jae-Hyung LEE, Tae-Hoon KIM, Oe-Yong SHIM, Yoon-Geum HWANG, Kwang-Seon AHN, Pan-Bong HA, Young-Hee KIM

  • 조회수

    0

  • 이것을 인용

요약 :

일반 모바일 기기, 자동차 가전, 파워 IC, 디스플레이 IC, CMOS 이미지 센서 등의 마이크로 컨트롤 유닛(MCU)에 유용한 비동기 멀티비트 OTP(One-Time Programmable) 메모리를 설계했습니다. 기존 OTP 셀은 액세스 트랜지스터, 안티퓨즈 역할을 하는 NMOS 커패시터, 셀당 단일 비트를 저장하는 정전기 방전(ESD) 보호를 위한 게이트 접지 NMOS 다이오드로 구성됩니다. 이에 반해 새롭게 제안된 OTP 셀은 PMOS 프로그램 트랜지스터, NMOS 읽기 트랜지스터, n 안티퓨즈로서의 NMOS 커패시터, 및 n 저장할 안티퓨즈를 선택하는 NMOS 스위치 n 셀당 비트. 우리는 로직 공급 전압 VDD(=1.5V)와 외부 프로그램 전압 VPPE(=8.5V)를 사용했습니다. 또한 기존의 전류 감지 증폭기[3] 대신 클럭 인버터 방식의 감지 증폭기[2]를 사용하여 감지 증폭기 회로를 단순화하였다. 128바이트의 비동기 멀티비트 OTP는 매그나칩 0.13μm CMOS 공정으로 설계됐다. 레이아웃 영역은 229.52입니다.495.78 μm2.

발행
IEICE TRANSACTIONS on Electronics Vol.E92-C No.1 pp.173-177
발행일
2009/01/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E92.C.173
원고의 종류
LETTER
범주
전자 회로

작성자

키워드