검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The ROM Design with Half Grouping Compression Method for Chip Area and Power Consumption Reduction 칩 면적 및 전력 소모 감소를 위한 Half Grouping 압축 방식을 적용한 ROM 설계

Ki-Sang JUNG, Kang-Jik KIM, Young-Eun KIM, Jin-Gyun CHUNG, Ki-Hyun PYUN, Jong-Yeol LEE, Hang-Geun JEONG, Seong-Ik CHO

  • 조회수

    0

  • 이것을 인용

요약 :

메모리 설계에서는 더 작은 크기와 낮은 전력이 문제입니다. ROM에서 사용되는 전력의 대부분은 주소라인, 워드라인, 비트라인, 디코더 등의 라인 커패시턴스에서 소모된다. 본 논문에서는 전력 소모 및 칩 면적 감소를 위해 비트라인의 기생 커패시턴스와 행 디코더의 면적을 줄이기 위한 새로운 HG(Half Grouping) 압축 방식의 ROM 설계를 제시한다. 512 포인트 FFT 블록의 ROM 설계 결과, 제안하는 방법이 기존 방법에 비해 면적은 40.6%, 전력은 42.12%, 트랜지스터 개수는 37.82% 감소하는 것을 알 수 있다. 제안된 방법으로 설계된 ROM은 0.35 µm CMOS 공정으로 구현된다. 단일 5.8V 전원 공급 장치로 100MHz에서 3.3mW를 소비합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E92-C No.3 pp.352-355
발행일
2009/03/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E92.C.352
원고의 종류
PAPER
범주
통합 전자

작성자

키워드