검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Experimental Evaluation of Dynamic Power Supply Noise and Logical Failures in Microprocessor Operations 마이크로프로세서 작동 시 동적 전원 공급 장치 노이즈 및 논리적 오류에 대한 실험적 평가

Mitsuya FUKAZAWA, Masanori KURIMOTO, Rei AKIYAMA, Hidehiro TAKATA, Makoto NAGATA

  • 조회수

    0

  • 이것을 인용

요약 :

CMOS 디지털 통합의 논리 연산은 전원 공급 장치(PS) 강하량이 오류 임계값에 가까워짐에 따라 실패할 가능성이 매우 높습니다. PS 전압 변동은 32nm CMOS 기술의 90비트 마이크로프로세서에 내장된 노이즈 모니터를 특징으로 하며 논리적 오류 분석을 위한 명령 수준 프로그래밍을 통해 작동 오류와 관련됩니다. 전압 강하 크기와 활성화된 논리 경로의 조합에 따라 오류 민감도와 오류 등급이 결정됩니다. PS 노이즈가 디지털 집적 회로의 논리적 작동에 미치는 영향을 자세히 이해하기 위해 실험적 관찰과 단순화된 시뮬레이션이 적용됩니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E92-C No.4 pp.475-482
발행일
2009/04/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E92.C.475
원고의 종류
Special Section PAPER (Special Section on Low-Leakage, Low-Voltage, Low-Power and High-Speed Technologies for System LSIs in Deep-Submicron Era)
범주

작성자

키워드