검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Architectural Exploration and Design of Time-Interleaved SAR Arrays for Low-Power and High Speed A/D Converters 저전력 및 고속 A/D 변환기를 위한 시간차 SAR 어레이의 구조적 탐색 및 설계

Sergio SAPONARA, Pierluigi NUZZO, Claudio NANI, Geert VAN DER PLAS, Luca FANUCCI

  • 조회수

    0

  • 이것을 인용

요약 :

TI(Time-interleaved) ADC(아날로그-디지털 변환기)는 초광대역, 고속 직렬 링크, 초광대역, 인지 라디오와 소프트웨어 정의 라디오. 그러나 채널 불일치(대역폭, 오프셋, 이득 및 타이밍)로 인한 여러 왜곡 소스의 결합된 효과는 시스템 성능과 TI ADC의 전력 소비에 심각한 영향을 미치므로 초기 설계 단계부터 이를 고려해야 합니다. 본 문서에서는 플랫폼 기반 방법론을 통해 TI ADC의 시스템 수준 설계를 다루므로 다양한 속도/분해능 시나리오는 물론 병렬성이 정확도, 수율, 샘플링 속도, 면적 및 전력 소비에 미치는 영향을 효과적으로 조사할 수 있습니다. TI 연속 근사 ADC의 설계 공간 탐색은 몬테카를로 시뮬레이션을 통해 하향식으로 수행됩니다. 이는 90nm 1V CMOS 프로세스에서 주요 빌딩 블록의 실행 가능한 구현을 특성화한 후 상향식으로 구축된 동작 모델을 활용하는 것입니다. 결과적으로 0.15pJ/변환 단계 미만의 뛰어난 성능 지수를 제공할 수 있는 TI ADC의 두 가지 구현이 제안되었습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E92-C No.6 pp.843-851
발행일
2009/06/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E92.C.843
원고의 종류
Special Section PAPER (Special Section on Analog Circuits and Related SoC Integration Technologies)
범주

작성자

키워드