검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity 더 높은 SEU/SET 내성을 갖춘 영역/지연 효율적인 이중 모듈식 플립플롭

Jun FURUTA, Kazutoshi KOBAYASHI, Hidetoshi ONODERA

  • 조회수

    0

  • 이것을 인용

요약 :

공정 스케일링에 따라 반도체 소자는 임계 전하량이 감소함에 따라 소프트 오류에 더욱 민감해지고 있습니다. 본 논문에서는 SEU(Single Event Upset)와 SET(Single Event Transient)에 견딜 수 있는 면적/지연 효율적인 이중 모듈형 플립플롭을 제안한다. 이는 "BISER"(내장 소프트 오류 복원력)를 기반으로 합니다. 원래의 BISER FF는 작은 면적을 달성하지만 C 요소의 SET 펄스에 취약합니다. 제안된 듀얼 모듈러 FF는 C 요소와 마스터 래치와 슬레이브 래치 사이의 약한 키퍼를 두 배로 늘려 기존 지연 TMR FF보다 작은 영역 지연 제품을 지불하여 SET 내성을 상당히 향상시킵니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E93-C No.3 pp.340-346
발행일
2010/03/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E93.C.340
원고의 종류
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
범주

작성자

키워드