검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Sub-10 nm Multi-Nano-Pillar Type Vertical MOSFET Sub-10 nm 다중 나노 기둥 유형 수직 MOSFET

Tetsuo ENDOH, Koji SAKUI, Yukio YASUDA

  • 조회수

    0

  • 이것을 인용

요약 :

10nm 게이트 Multi-Nano-Pillar형(M-) 수직 MOSFET의 뛰어난 성능이 처음으로 수치로 나타났습니다. M-Vertical MOSFET은 기존의 Single Pillar형(S-)Vertical MOSFET에 비해 구동 전류가 2배 이상 증가하고 거의 이상적인 S-factor와 억제된 컷오프를 달성했음이 분명합니다. 단채널 효과와 DIBL 효과를 모두 억제하여 누설 전류를 1/60 미만으로 줄였습니다. 또한 M-Vertical MOSFET의 이러한 개선 메커니즘이 명확해졌습니다. 위의 모든 것에서 M-Vertical MOSFET은 10nm 미만 세대의 미래 고속 및 저전력 LSI를 위한 핵심 장치 후보라는 것이 나타났습니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E93-C No.5 pp.557-562
발행일
2010/05/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E93.C.557
원고의 종류
Special Section PAPER (Special Section on Fundamentals and Applications of Advanced Semiconductor Devices)
범주
신흥 장치

작성자

키워드