검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Complete Charge Recycling TCAM with Checkerboard Array Arrangement for Low Power Applications 저전력 애플리케이션을 위한 체커보드 어레이 배열을 갖춘 완전한 전하 재활용 TCAM

Katsumi DOSAKA, Daisuke OGAWA, Takahito KUSUMOTO, Masayuki MIYAMA, Yoshio MATSUDA

  • 조회수

    0

  • 이것을 인용

요약 :

저전력 TCAM(Ternary Content Addressable Memory) 아키텍처가 제안되었습니다. TCAM은 검색 및 정렬 처리를 위한 강력한 엔진이지만 전력 소비가 크고 전력선 잡음이 크다는 두 가지 심각한 문제가 있습니다. 이러한 문제를 해결하기 위해 우리는 매치라인과 검색라인에 대한 전하 재활용 방식을 개발했습니다. 새로 도입된 PMOS CAM 셀과 기존 NMOS CAM 셀을 결합하면 매치 라인 전하 재활용이 실현됩니다. NMOS와 PMOS 셀 어레이의 체커보드 배열은 검색 라인 전하 재활용을 가능하게 합니다. 이러한 기술을 사용하면 TCAM의 전력 소비를 기존 설계의 50%로 줄일 수 있으며 결과적으로 전력선 노이즈도 감소합니다. 실험적인 칩은 180nm 6-금속 공정으로 제작되었습니다. 이 칩의 전력 소비는 6.3 fJ/bit/search로 기존 방식의 절반입니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E93-C No.5 pp.685-695
발행일
2010/05/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E93.C.685
원고의 종류
PAPER
범주
통합 전자

작성자

키워드