검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Prediction of Circuit-Performance Variations from Technology Variations for Reliable 100 nm SOC Circuit Design 안정적인 100nm SOC 회로 설계를 위한 기술 변화에 따른 회로 성능 변화 예측

Norio SADACHIKA, Shu MIMURA, Akihiro YUMISAKI, Kou JOHGUCHI, Akihiro KAYA, Mitiko MIURA-MATTAUSCH, Hans Jurgen MATTAUSCH

  • 조회수

    0

  • 이것을 인용

요약 :

수많은 통계 조사 없이 회로 성능 변동을 예측하는 오랜 문제는 표면 전위 기반 MOSFET 모델을 통해 해결 가능한 것으로 입증되었습니다. 프로세스 변화를 반영하는 물리적 장치 매개변수에 모델 매개변수를 직접 연결하고 모델 매개변수 수를 줄이는 것이 핵심 모델 속성을 가능하게 합니다. 표면 전위 기반 모델 HiSIM2가 측정된 전위를 재현할 수 있음이 입증되었습니다. I-V 그리고 장치/프로세스 관련 모델 매개변수와의 파생어 변형입니다. 칩 간 및 내부 변동을 모두 포함하는 51단계 링 오실레이터 주파수 변동을 예측하는 데 사용하면 시뮬레이션 시간을 단축하여 측정값을 재현합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E94-C No.3 pp.361-367
발행일
2011/03/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E94.C.361
원고의 종류
PAPER
범주
반도체 재료 및 장치

작성자

키워드