검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 530 Mpixels/s Intra Prediction Architecture for Ultra High Definition H.264/AVC Encoder 초고화질 H.530/AVC 인코더를 위한 264 Mpixels/s 인트라 예측 아키텍처

Gang HE, Dajiang ZHOU, Jinjia ZHOU, Tianruo ZHANG, Satoshi GOTO

  • 조회수

    0

  • 이것을 인용

요약 :

H.264/AVC의 인트라 코딩은 비디오 압축 효율성을 크게 향상시킵니다. 그러나 H.264에서는 인트라 예측의 높은 데이터 의존성으로 인해 파이프라이닝과 병렬 처리 기술을 모두 적용하는 데 제한이 있습니다. 게다가 블록/MB 수준 재구성 루프가 길기 때문에 높은 하드웨어 활용도와 처리량을 얻기가 어렵습니다. 본 논문에서는 H.264/AVC High Profile을 지원할 수 있는 고성능 인트라 예측 아키텍처를 제안한다. 제안된 MB/블록 공동 재정렬은 데이터 종속성을 방지하고 파이프라인 활용도를 향상시킬 수 있습니다. 따라서 실시간 4096의 타이밍 제약2160 인코딩은 품질 손실을 무시할 수 있습니다. 1616개의 예측 엔진과 8개의8개의 예측 엔진은 예측 및 계수 생성을 위해 병렬로 작동합니다. 재정렬 인터레이스 재구성도 완전한 파이프라인 아키텍처를 위해 설계되었습니다. 하나의 매크로블록(MB)을 처리하는 데 160사이클만 소요됩니다. 예측 및 재구성 모듈의 하드웨어 활용도는 거의 100%입니다. 또한 PE 재사용 가능 8하드웨어 비용 절감을 위해 8개의 인트라 예측기와 하이브리드 SAD & SATD 모드 결정이 제안되었습니다. 이 디자인은 90k 게이트를 갖춘 113.2nm CMOS 기술로 구현되었으며 4096을 인코딩할 수 있습니다.작동 주파수가 2160MHz인 60fps의 332 비디오 시퀀스.

발행
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.419-427
발행일
2011/04/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E94.C.419
원고의 종류
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
범주

작성자

키워드