검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Short Term Cell-Flipping Technique for Mitigating SNM Degradation Due to NBTI NBTI로 인한 SNM 저하를 완화하기 위한 단기 셀 플리핑 기술

Yuji KUNITAKE, Toshinori SATO, Hiroto YASUURA

  • 조회수

    0

  • 이것을 인용

요약 :

NBTI(네거티브 바이어스 온도 불안정성)는 고급 기술의 주요 신뢰성 문제 중 하나입니다. NBTI는 PMOS 트랜지스터에서 문턱 전압 이동을 유발합니다. PMOS 트랜지스터가 음의 전압으로 바이어스되면 임계 전압은 음의 전압으로 이동합니다. 반면, PMOS 트랜지스터가 양으로 바이어스되면 문턱 전압이 회복됩니다. SRAM 셀에서는 NBTI로 인해 부하 PMOS 트랜지스터의 임계 전압이 저하됩니다. 성능 저하는 6T SRAM 셀의 읽기 안정성을 측정하는 SNM(정적 잡음 마진)에 영향을 미칩니다. 본 논문에서는 SRAM 셀의 NBTI 저하와 동적 스트레스 및 회복 조건 간의 관계에 대해 논의합니다. 두 가지 중요한 특성이 있습니다. 하나는 PMOS 트랜지스터가 음으로 바이어스되는 비율로 정의되는 스트레스 확률입니다. 다른 하나는 SRAM 값의 전환 간격으로 정의되는 스트레스 및 복구 주기입니다. 우리의 관찰에 따르면 NBTI 저하를 완화하려면 스트레스 확률이 작아야 하며 스트레스 및 복구 주기가 10msec보다 짧아야 합니다. 관찰 결과를 바탕으로 우리는 응력 확률을 50%에 가깝게 만드는 새로운 셀 뒤집기 기술을 제안합니다. 또한 셀 플리핑 기법을 파일 등록 및 캐시 메모리에 적용한 사례 연구 결과를 보여줍니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.520-529
발행일
2011/04/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E94.C.520
원고의 종류
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
범주

작성자

키워드