검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 66-dBc Fundamental Suppression Frequency Doubler IC for UWB Sensor Applications UWB 센서 응용 분야를 위한 66dBc 기본 억제 주파수 배율기 IC

Jiangtao SUN, Qing LIU, Yong-Ju SUH, Takayuki SHIBATA, Toshihiko YOSHIMASU

  • 조회수

    0

  • 이것을 인용

요약 :

균형 잡힌 푸시-푸시 주파수 더블러는 높은 기본 주파수 억제 및 높은 변환 이득을 통해 0.25GHz~22GHz에서 작동하는 29μm SOI(Silicon on Insulator) SiGe BiCMOS 기술에서 시연되었습니다. 직렬 LC 공진기 회로는 더블러 코어 회로의 차동 출력과 병렬로 연결됩니다. LC 공진기는 기본 주파수 억제를 개선하는 데 효과적입니다. 또한 LC 공진기는 더블러 코어의 출력과 출력 버퍼 증폭기의 입력 간의 매칭 회로로 작동하여 전체 회로의 변환 이득을 증가시킵니다. 46dBc보다 큰 측정된 기본 주파수 억제는 10~22GHz의 출력 주파수 대역에서 -29dBm의 입력 전력에서 달성됩니다. 또한 66dBc의 최대 기본 주파수 억제는 13GHz의 입력 주파수와 -10dBm의 입력 전력에서 달성됩니다. 주파수 배율기는 3.3V의 공급 전압에서 작동합니다.

발행
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.575-581
발행일
2011/04/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E94.C.575
원고의 종류
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
범주

작성자

키워드