검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 500 MS/s 600 µW 300 µm2 Single-Stage Gain-Improved and Kickback Noise Rejected Comparator in 0.35 µm 3.3 v CMOS Process 500MS/s 600μW 300μm2 0.35 µm 3.3 v CMOS 프로세스의 단일 스테이지 이득 향상 및 킥백 잡음 제거 비교기

Sarang KAZEMINIA, Morteza MOUSAZADEH, Kayrollah HADIDI, Abdollah KHOEI

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 증폭 및 래치 동작 모두에 대해 적시에 예약된 고속 단일 스테이지 래치 비교기를 제시합니다. 높은 비교율에서 원하는 전력 소비 외에 작은 활성 영역과 간단한 스위칭 전략으로 인해 제안된 비교기는 고속 플래시 A/D 변환기에 반복적으로 사용될 수 있습니다. 게인 강화 외에 반동 소음 제거 전략도 도입됐다. 저전력 유지 판독 회로가 제공됩니다. 레이아웃 후 시뮬레이션 결과는 500 µm CMOS 기술의 TSMC 모델을 사용하여 5 v 피크 대 피크 입력 신호 범위에 대해 1.6 mv 해상도와 600 v 전원 공급 장치에서 3.3 µw 전력 소비로 0.35 MS/s 비교 속도를 확인합니다. 제안된 비교기와 판독 회로의 총 활성 영역은 약 300μm입니다.2.

발행
IEICE TRANSACTIONS on Electronics Vol.E94-C No.4 pp.635-640
발행일
2011/04/01
공개일
온라인 ISSN
1745-1353
DOI
10.1587/transele.E94.C.635
원고의 종류
BRIEF PAPER
범주

작성자

키워드