검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Low Power Realization and Synthesis of Higher-Order FIR Filters Using an Improved Common Subexpression Elimination Method 향상된 공통 하위 발현 제거 방법을 사용한 고차 FIR 필터의 저전력 구현 및 합성

K.G. SMITHA, A.P. VINOD

  • 조회수

    0

  • 이것을 인용

요약 :

FIR(Finite Impulse Response) 필터의 복잡성은 주로 계수 승수를 구현하는 데 사용되는 가산기(감산기)의 수에 따라 결정됩니다. CSD(Canonic Signed Digit) 표현을 기반으로 하는 CSE(Common Subexpression Elimination) 방법은 계수 승수의 가산기 수를 상당히 줄이는 것으로 잘 알려져 있습니다. 최근에는 CSD 기반 CSE에 비해 더 나은 가산기 감소를 제공하는 BSE(Binary-based CSE) 기법이 제안되었습니다. 본 논문에서는 고차 저전력 FIR 필터를 구현하기 위해 4비트 공통 하위 표현식(CS)을 사용하는 새로운 4비트 이진 표현 기반 CSE(BCSE-4) 방법을 제안합니다. 제안된 BCSE-4는 필터 계수의 이진 표현에 존재하는 중복 4비트 CS를 제거하여 더 나은 가산기 감소를 제공합니다. 덧셈기의 감소는 필터 계수 곱셈기의 임계 경로 길이를 약간 증가시킴으로써 달성됩니다. 설계 예에 따르면 BCSE-4는 TSMC-5.2 µm 기술로 합성할 때 가장 잘 알려진 CSE 방법(BSE, NR-SCSE)에 비해 각각 6.1% 및 0.18%의 평균 전력 소비 감소를 제공합니다. 우리는 BCSE-4가 필터 계수 곱셈기의 임계 경로 길이를 늘리지 않고도 BSE에 비해 전체 가산기 감소를 6.5% 제공한다는 것을 보여줍니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.11 pp.3282-3292
발행일
2008/11/01
공개일
온라인 ISSN
1745-1337
DOI
10.1093/ietfec/e91-a.11.3282
원고의 종류
PAPER
범주
디지털 신호 처리

작성자

키워드