검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Parallel Architecture for 2-D Discrete Wavelet Transform with Low Energy Consumption 낮은 에너지 소비로 2차원 이산 웨이블릿 변환을 위한 병렬 아키텍처

Nozomi ISHIHARA, Koki ABE

  • 조회수

    0

  • 이것을 인용

요약 :

더 높은 처리량과 더 낮은 에너지 소비를 위한 새로운 2차원 이산 웨이블릿 변환(XNUMX-DDWT) 병렬 아키텍처가 제안되었습니다. 제안된 아키텍처는 DRAM의 전체 페이지 버스트 액세스를 완전히 활용하고 DRAM 활성화 및 사전 충전 작업 수를 최소화합니다. 시뮬레이션 결과에 따르면 이 아키텍처는 적절한 내부 메모리 비용으로 DRAM 메모리 액세스를 위한 클록 사이클 수는 물론 DRAM 전력 소비도 줄이는 것으로 나타났습니다. 아키텍처의 VLSI 구현을 평가한 결과, 최소 영역 비용으로 행 필터링을 병렬화하여 웨이블릿 필터링의 처리량이 증가하여 DRAM 전체 페이지 버스트 액세스를 활용할 수 있음이 나타났습니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.8 pp.2068-2075
발행일
2008/08/01
공개일
온라인 ISSN
1745-1337
DOI
10.1093/ietfec/e91-a.8.2068
원고의 종류
PAPER
범주
디지털 신호 처리

작성자

키워드