검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Instruction Scheduling to Reduce Switching Activity of Off-Chip Buses for Low-Power Systems with Caches 캐시가 있는 저전력 시스템을 위한 오프칩 버스의 스위칭 활동을 줄이기 위한 명령 스케줄링

Hiroyuki TOMIYAMA, Tohru ISHIHARA, Akihiko INOUE, Hiroto YASUURA

  • 조회수

    0

  • 이것을 인용

요약 :

많은 임베디드 시스템에서는 오프칩 커패시턴스가 온칩 커패시턴스보다 훨씬 크기 때문에 오프칩 구동에 상당한 양의 전력이 소비됩니다. 본 논문에서는 오프칩 구동에 소요되는 전력을 줄이기 위한 명령어 스케줄링 기법을 제안한다. 이 기술은 명령어 캐시 누락이 발생할 때 온칩 캐시와 주 메모리 사이의 데이터 버스 스위칭 활동을 최소화합니다. 스케줄링 문제가 공식화되고 두 가지 스케줄링 알고리즘이 제시됩니다. 실험 결과는 제안된 알고리즘의 효과성과 효율성을 입증합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E81-A No.12 pp.2621-2629
발행일
1998/12/25
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
컴파일러

작성자

키워드