검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Cell Synthesis Method for Salicide Process Using Assignment Graph 할당 그래프를 이용한 살리사이드 공정의 세포 합성 방법

Kazuhisa OKADA, Takayuki YAMANOUCHI, Takashi KAMBE

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 Salicide 공정을 위한 세포 합성 방법을 제안한다. 우리의 방법은 일부 Salicide 공정에서 사용할 수 있는 인접한 트랜지스터 간의 로컬 상호 연결을 활용하고 로컬 상호 연결의 수와 면적을 모두 고려하여 셀의 트랜지스터 배치를 최적화합니다. 이러한 방식으로 우리는 금속 와이어와 접점의 수를 줄입니다. 회로 모델은 기존의 직렬 병렬 CMOS 로직에 국한되지 않으며, 우리의 방법을 통해 CMOS 패스 트랜지스터 회로를 합성할 수 있습니다. 실험 결과는 우리의 방법이 로컬 상호 연결을 효과적으로 사용하고 셀 영역과 금속 와이어 길이를 모두 최적화한다는 것을 보여줍니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2577-2583
발행일
2000/12/25
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
레이아웃 합성

작성자

키워드