검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Synthesizable HDL Generation for Pipelined Processors from a Micro-Operation Description 마이크로 작업 설명에서 파이프라인 프로세서를 위한 합성 가능한 HDL 생성

Makiko ITOH, Yoshinori TAKEUCHI, Masaharu IMAI, Akichika SHIOMI

  • 조회수

    0

  • 이것을 인용

요약 :

파이프라인 프로세서를 위한 합성 가능한 HDL 생성 방법이 제안됩니다. 제안된 방법을 사용하여 대상 프로세서의 데이터 경로 및 제어 논리 설명은 클럭 기반 명령어 세트 사양에서 생성됩니다. 실험 결과를 통해 제안한 방법의 타당성을 평가하였으며, HDL에서 기존 RT 레벨 수동 설계에 비해 프로세서 설계 시간이 획기적으로 단축되었음을 확인하였다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.3 pp.394-400
발행일
2000/03/25
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section of Selected Papers from the 12th Workshop on Circuits and Systems in Karuizawa)
범주

작성자

키워드