검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Second-Order Sigma-Delta Modulator with a Gain Scaling of ADC and a Simple Multibit DAC ADC 이득 스케일링과 간단한 멀티비트 DAC를 갖춘 2차 시그마-델타 변조기

Byung-Woog CHO, Pyung CHOI, Jun-Rim CHOI, Dae-Hyuk KWON, Byung-Ki SOHN

  • 조회수

    0

  • 이것을 인용

요약 :

내부 ADC의 이득 스케일링과 매우 간단한 내부 DAC를 특징으로 하는 3비트 내부 양자화기를 갖춘 0.8차 시그마-델타 변조기는 3μm 이중 폴리 이중 금속 CMOS 공정에서 설계 및 구현되었습니다. 14비트 내부 ADC의 게인 스케일링과 간단한 로직 게이트를 사용한 내부 오류 없는 DAC 설계로 변조기의 성능을 향상시켰습니다. 변조기는 시간 기반 모델링을 통해 87비트 해상도를 갖도록 각 구성 요소의 사양이 결정되며, 설계된 구성 요소는 요구 사양을 만족합니다. 87dB의 피크 SNR과 2.816dB의 동적 범위는 22kHz 베이스밴드에 대해 14MHz의 클록 속도에서 달성되었습니다. 측정 결과, 제작된 변조기는 비이상적인 입력 소스와 전압 가변 커패시터 등 모델링에서 무시된 오차 요인으로 인해 시뮬레이션보다 SNR이 XNUMXdB만큼 낮은 것으로 나타났습니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.6 pp.1192-1198
발행일
2000/06/25
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
아날로그 신호 처리

작성자

키워드