검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Algorithm for Statistical Static Timing Analysis Considering Correlations between Delays 지연 간의 상관관계를 고려한 통계적 정적 타이밍 분석 알고리즘

Shuji TSUKIYAMA, Masakazu TANAKA, Masahiro FUKUI

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 회로의 최대 지연 분포의 정확성을 향상시키기 위해 상관 관계를 고려하는 CMOS 조합 회로의 통계적 정적 타이밍 분석을 위한 새로운 알고리즘을 제시합니다. 알고리즘에서 다루는 상관관계는 논리 게이트에 대한 입력 신호의 도착 시간 분포 간의 상관관계뿐 아니라 논리 게이트의 스위칭 지연 간의 상관관계와 네트의 상호 연결 지연 간의 상관관계도 포함합니다. 우리는 각 지연을 정규 분포로 모델링하고, 두 지연의 최대값을 계산하기 위해 상관 계수와 함께 두 확률론적 변수의 정규 분포를 사용합니다. 알고리즘은 상관관계를 고려하므로 시간복잡도는 다음과 같습니다. O(m2) 최악의 경우에는 m 주어진 회로를 나타내는 그래프의 모서리 수입니다. 그러나 실제 조합 회로의 경우 복잡성은 이보다 적을 것으로 예상됩니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.11 pp.2746-2754
발행일
2001/11/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
타이밍 분석

작성자

키워드