검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Evolutionary Graph Generation System with Terminal-Color Constraint--An Application to Multiple-Valued Logic Circuit Synthesis-- 단자색 제약을 갖는 진화 그래프 생성 시스템 - 다치 논리 회로 합성에의 응용 -

Masanori NATSUI, Takafumi AOKI, Tatsuo HIGUCHI

  • 조회수

    0

  • 이것을 인용

요약 :

이 편지는 효율적인 그래프 기반 진화 최적화 기술과 이를 다중 값 산술 회로의 트랜지스터 수준 설계에 적용하는 방법을 제시합니다. 핵심 아이디어는 다양한 구성 요소의 이종 네트워크를 모델링하기 위해 "색상 터미널이 있는 회로 그래프"를 도입하는 것입니다. 제안된 접근 방식의 잠재력은 4진수 부호 있는 숫자(SD) 전가산기 회로의 실험적 합성을 통해 입증됩니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.11 pp.2808-2810
발행일
2001/11/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section LETTER (Special Section on VLSI Design and CAD Algorithms)
범주
아날로그 합성

작성자

키워드