검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Area/Time Optimizing Algorithm in High-Level Synthesis of Control-Based Hardwares 제어 기반 하드웨어의 고급 합성에서 영역/시간 최적화 알고리즘

Nozomu TOGAWA, Masayuki IENAGA, Masao YANAGISAWA, Tatsuo OHTSUKI

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 제어 기반 하드웨어를 위한 고급 합성 시스템에서 영역/시간 최적화 알고리즘을 제안합니다. 노드가 응용 프로그램의 제어 흐름에 해당하는 호출 그래프가 주어지면 알고리즘은 영역 및 타이밍 제약 하에서 입력 호출 그래프를 나타내는 상태 전환 그래프 세트를 생성합니다. 알고리즘에서는 첫 번째로 타이밍 제약만을 만족하는 상태전이 그래프를 생성하고, 두 번째로 면적 제약을 만족할 수 있도록 변환한다. 알고리즘은 제어 흐름 그래프에 직접 적용되므로 비트 단위 프로세스 및 조건 분기와 같은 제어 흐름을 처리할 수 있습니다. 또한 이 알고리즘은 응용 프로그램에 대한 단일 호출 그래프에서 둘 이상의 하드웨어 아키텍처 후보를 합성합니다. 애플리케이션 프로그램 설계자는 여러 설계 기준에 따라 후보 중에서 여러 가지 좋은 하드웨어 아키텍처를 선택할 수 있습니다. 여러 제어 기반 하드웨어에 대한 실험 결과는 알고리즘의 효과와 효율성을 보여줍니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.5 pp.1166-1176
발행일
2001/05/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section on Discrete Mathematics and Its Applications)
범주

작성자

키워드