검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Multimedia Architecture Extension for an Embedded RISC Processor 임베디드 RISC 프로세서를 위한 멀티미디어 아키텍처 확장

Ichiro KURODA, Kouhei NADEHARA

  • 조회수

    0

  • 이것을 인용

요약 :

본 논문에서는 200MHz, 1.6-GOPS 임베디드 RISC 프로세서를 위한 멀티미디어 아키텍처 확장 설계를 제시합니다. 데이터 전송의 병렬 실행과 SIMD(단일 명령 스트림 다중 데이터 스트림) 병렬 산술 연산을 실현하는 프로세서의 데이터 경로 아키텍처가 설계되었습니다. 16개의 SIMD 병렬 16비트 MAC(곱셈 누산) 명령은 16비트 누산의 정확성을 최대화하는 대칭 반올림 방식으로 도입되었습니다. 64비트 데이터 경로의 이 병렬 2비트 MAC는 멀티미디어 RISC 프로세서의 상관 관계 및 행렬 벡터 곱셈과 같은 DSP 애플리케이션에 효율적으로 활용되는 것으로 나타났습니다. 대칭형 반올림 방식의 병렬 MAC 명령어를 사용함으로써 IEEE1180을 만족하는 202D-IDCT를 XNUMX주기로 구현할 수 있다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.9 pp.2255-2260
발행일
2001/09/01
공개일
온라인 ISSN
DOI
원고의 종류
PAPER
범주
디지털 신호 처리

작성자

키워드