검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Semi-Synchronous Circuit Design Method by Clock Tree Modification 클록 트리 수정을 통한 반동기 회로 설계 방법

Seiichiro ISHIJIMA, Tetsuaki UTSUMI, Tomohiro OTO, Atsushi TAKAHASHI

  • 조회수

    0

  • 이것을 인용

요약 :

클록이 모든 레지스터에 동시에 분배될 필요는 없지만 주기적으로 각 개별 레지스터에 분배된다고 가정하는 회로(반동기 회로)는 일반 동기 회로에 비해 더 높은 주파수 또는 더 작은 클록 트리를 달성할 것으로 예상됩니다. 완전 동기 회로. 본 논문에서는 완전 동기 회로의 클럭 트리를 수정하여 더 높은 주파수의 반동기 회로를 구현하는 회로 설계 방법을 제안한다. 우리는 제안한 방법이 MIPS 연산 코드와 호환되는 4단계 파이프라인 프로세서를 설계함으로써 현재의 실제 설계 환경에 쉽게 통합될 수 있음을 확인합니다. 획득된 프로세서 회로는 이론적 배경을 바탕으로 체계적으로 설계된 최초의 반동기 회로이다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.12 pp.2596-2602
발행일
2002/12/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
VLSI 디자인

작성자

키워드