검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Channel Linearity Mismatch Effects in Time-Interleaved ADC Systems 시간 인터리브 ADC 시스템의 채널 선형성 불일치 효과

Naoki KUROSAWA, Haruo KOBAYASHI, Kensuke KOBAYASHI

  • 조회수

    0

  • 이것을 인용

요약 :

시간 인터리브 ADC 시스템은 상대적으로 느린 회로로 높은 샘플링 속도의 ADC를 구현하는 효과적인 방법입니다. 시스템에서 여러 채널 ADC는 마치 훨씬 더 높은 샘플링 속도에서 작동하는 단일 ADC인 것처럼 인터리빙된 샘플링 시간으로 작동합니다. 채널 ADC 간의 불일치는 ADC 시스템 전체의 SNR 및 SFDR을 저하시키며, 채널에 분산된 클럭의 오프셋, 이득 및 대역폭 불일치와 타이밍 스큐의 영향이 잘 조사되었습니다. 이 문서에서는 채널을 조사합니다. 선형성 불일치 이는 실제로 매우 중요하지만 이전에는 조사되지 않은 시간 인터리브 ADC 시스템의 효과입니다. 우리는 미분 비선형성 불일치와 적분 비선형성 불일치의 두 가지 경우를 고려합니다. 우리의 수치 시뮬레이션은 특히 주파수 영역에서 이러한 불일치의 뚜렷한 특징을 보여줍니다. 파생된 결과는 채널 불일치 효과를 보상하기 위한 교정 알고리즘을 파생하는 데 유용할 수 있습니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.4 pp.749-756
발행일
2002/04/01
공개일
온라인 ISSN
DOI
원고의 종류
Special Section PAPER (Special Section of Selected Papers from the 14th Workshop on Circuits and Systems in Karuizawa)
범주

작성자

키워드