검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Cost-Efficient Recycled FPGA Detection through Statistical Performance Characterization Framework 통계적 성능 특성화 프레임워크를 통한 비용 효율적인 재활용 FPGA 감지

Foisal AHMED, Michihiro SHINTANI, Michiko INOUE

  • 조회수

    0

  • 이것을 인용

요약 :

링 발진기(RO)의 노화로 인한 지연 저하를 분석하는 것은 재활용된 현장 프로그래밍 가능 게이트 어레이(FPGA)를 감지하는 효과적인 방법입니다. 그러나 배송 전에 모든 FPGA에 대해 많은 수의 RO 측정이 필요하므로 측정 비용이 증가합니다. 압축 센싱 기반의 VP(Virtual Probe)라는 통계적 성능 특성화 기술을 사용하여 비용 효율적인 재활용 FPGA 감지 방법을 제안합니다. VP 기술을 사용하면 매우 적은 수의 샘플 RO 측정을 사용하여 다이에서 RO 주파수의 공간 프로세스 변화를 정확하게 예측할 수 있습니다. 기계 학습 모델은 예측된 주파수 변화를 감독자로 사용하여 대상 FPGA를 재활용 또는 새 것으로 분류합니다. 50개의 상용 FPGA를 사용하여 실험을 통해 제안된 방법이 검출 정확도를 유지하면서 RO 측정 비용을 90% 절감한다는 것을 입증했습니다. 또한 단일 클래스 지원 벡터 머신 알고리즘을 사용하여 약 94%의 감지 정확도로 대상 FPGA를 분류했습니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E103-A No.9 pp.1045-1053
발행일
2020/09/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.2019KEP0014
원고의 종류
Special Section PAPER (Special Section on Circuits and Systems)
범주

작성자

Foisal AHMED
  Nara Institute of Science and Technology (NAIST)
Michihiro SHINTANI
  Nara Institute of Science and Technology (NAIST)
Michiko INOUE
  Nara Institute of Science and Technology (NAIST)

키워드