검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design and VLSI Implementation of a Sorted MMSE QR Decomposition for 4×4 MIMO Detectors 4×4 MIMO 검출기에 대한 정렬된 MMSE QR 분해의 설계 및 VLSI 구현

Lu SUN, Bin WU, Tianchun YE

  • 조회수

    0

  • 이것을 인용

요약 :

이 편지에서는 다중 입력 다중 출력(MIMO) 시스템을 위한 낮은 대기 시간, 높은 처리량 및 하드웨어 효율적인 정렬된 MMSE QR 분해(MMSE-SQRD)가 제시됩니다. 복소 행렬을 실제 모델로 확장한 후 실수치 QRD 분해(QRD)를 적용하는 방식과 달리, 복소 영역에서 QRD를 직접 수행하는 좌표 회전 디지털 컴퓨터(CORDIC) 기반의 고도 병렬 분해 방식을 개발하고 그런 다음 복잡한 결과를 실제 결과로 변환합니다. 제안된 방식은 처리 병렬성을 크게 향상시키고 무효화 및 정렬 절차를 단축할 수 있습니다. 게다가, 우리는 4×4 MIMO 검출기에 대한 CORDIC 알고리즘을 사용하여 고도로 병렬인 Gives 회전 구조를 기반으로 하는 MMSE-SQRD의 해당 파이프라인 하드웨어 아키텍처를 설계합니다. 제안된 MMSE-SQRD는 SMIC 55nm CMOS 기술로 구현되어 최대 50M QRD/s 처리량과 단 59킬로게이트(KG)로 218클록 주기의 대기 시간을 달성합니다. 이전 연구와 비교하여 제안된 디자인은 가장 높은 정규화된 처리량 효율성과 가장 낮은 처리 대기 시간을 달성합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E104-A No.4 pp.762-767
발행일
2021/04/01
공개일
2020/10/12
온라인 ISSN
1745-1337
DOI
10.1587/transfun.2020EAL2076
원고의 종류
LETTER
범주
VLSI 설계 기술 및 CAD

작성자

Lu SUN
  Institute of Microelectronics of the Chinese Academy of Sciences (IMECAS),University of Chinese Academy of Sciences (UCAS)
Bin WU
  Institute of Microelectronics of the Chinese Academy of Sciences (IMECAS)
Tianchun YE
  Institute of Microelectronics of the Chinese Academy of Sciences (IMECAS)

키워드