검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Template Attacks on ECDSA Hardware and Theoretical Estimation of the Success Rate ECDSA 하드웨어에 대한 템플릿 공격과 성공률의 이론적 추정

Kotaro ABE, Makoto IKEDA

  • 조회수

    0

  • 이것을 인용

요약 :

본 연구에서는 부채널 공격에 대한 저항력을 평가하기 위해 nonce 유출을 목표로 하는 템플릿 공격을 256비트 ECDSA 하드웨어에서 수행했습니다. 대상 하드웨어는 ASIC으로 템플릿 공격과 래티스 공격이 복합적으로 취약한 것으로 드러났다. 또한 공격 결과 일반적인 대응책인 nonce의 MSB를 1로 고정하는 것만으로는 충분하지 않은 것으로 나타났습니다. 또한 시뮬레이션을 통해 템플릿 공격의 성공률을 추정했습니다. 이 추정에는 실제 하드웨어가 필요하지 않으며 설계 단계에서 구현 보안을 테스트할 수 있습니다. 허용 가능한 논스 유출량을 명확히 하기 위해 격자 공격의 계산 비용을 암호해독 방법인 ρ 방법의 계산 비용과 비교했습니다. 결과적으로 2비트 ECDSA의 경우 nonce의 62비트 유출 성공률은 256% 미만이어야 합니다. 즉, SNR은 2 미만이어야 합니다.-4 우리의 시뮬레이션 모델에서.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E107-A No.3 pp.575-582
발행일
2024/03/01
공개일
2023/08/31
온라인 ISSN
1745-1337
DOI
10.1587/transfun.2023VLP0010
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주
VLSI 설계 기술 및 CAD

작성자

Kotaro ABE
  The University of Tokyo
Makoto IKEDA
  The University of Tokyo

키워드