검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Density Optimization for Analog Layout Based on Transistor-Array 트랜지스터 어레이 기반 아날로그 레이아웃의 밀도 최적화

Chao GENG, Bo LIU, Shigetoshi NAKATAKE

  • 조회수

    0

  • 이것을 인용

요약 :

첨단 기술 노드의 집적 회로 설계에서 레이아웃 밀도 균일성은 CMP 가변성으로 인해 제조 가능성에 큰 영향을 미칩니다. 특히 아날로그 설계에서는 유용한 도구가 거의 없기 때문에 설계자들은 밀도 검사를 통과하는 데 어려움을 겪고 있습니다. 이 문제를 해결하기 위해 우리는 트랜지스터 어레이(TA) 스타일의 아날로그 레이아웃에 중점을 두고 복잡한 설계 규칙에 부합하는 밀도 최적화 알고리즘을 제안합니다. TA 스타일을 기반으로 레이아웃 패턴 밀도를 명시적으로 제어하고 수학적 최적화 접근 방식을 제공하기 위해 밀도 인식 레이아웃 형식을 도입합니다. 따라서 밀도 최적화를 통합한 설계 흐름은 반복 횟수를 줄여 설계 시간을 대폭 단축할 수 있습니다. 65nm CMOS 공정의 OPAMP 레이아웃 설계 사례에서 결과는 제안된 접근 방식이 기존 수동 레이아웃에 비해 48배 이상 속도 향상을 달성하는 동시에 레이아웃 후 시뮬레이션에서 우수한 회로 성능을 보여줍니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.12 pp.1720-1730
발행일
2019/12/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E102.A.1720
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주

작성자

Chao GENG
  The University of Kitakyushu
Bo LIU
  Henan University of Science and Technology
Shigetoshi NAKATAKE
  The University of Kitakyushu

키워드