검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits BDD 기반 광논리 회로의 전력 및 면적을 줄이는 방법

Ryosuke MATSUO, Jun SHIOMI, Tohru ISHIHARA, Hidetoshi ONODERA, Akihiko SHINYA, Masaya NOTOMI

  • 조회수

    0

  • 이것을 인용

요약 :

나노포토닉 소자를 이용한 광회로는 초고속 동작으로 인해 큰 관심을 끌고 있다. 결과적으로, 광회로의 합성 방법 또한 점점 더 많은 관심을 끌고 있습니다. 그러나 광학 회로를 합성하는 기존 방법은 대부분 BDD(이진 결정 다이어그램)와 같은 확립된 데이터 구조의 간단한 매핑에 의존합니다. 단순히 BDD를 광학 회로에 매핑하는 전략은 때때로 크기가 폭발적으로 증가하고 분기 및 광학 장치에서 상당한 전력 손실을 초래합니다. 이러한 문제를 해결하기 위해 본 논문에서는 WDM(wavelength Division Multiplexing)을 활용하여 BDD 기반 광논리회로의 크기를 줄이는 방법을 제안한다. 또한 본 논문에서는 BDD 기반 회로의 분기 수를 줄여 레이저 광원의 전력 소모를 줄이는 방법을 제안합니다. 4비트 병렬 승산기에 사용된 부분 곱 누적 회로를 사용하여 얻은 실험 결과는 면적 및 전력 소비 측면에서 기존 접근 방식에 비해 우리 방법의 상당한 이점을 보여줍니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.12 pp.1751-1759
발행일
2019/12/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E102.A.1751
원고의 종류
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
범주

작성자

Ryosuke MATSUO
  Kyoto University
Jun SHIOMI
  Kyoto University
Tohru ISHIHARA
  Kyoto University
Hidetoshi ONODERA
  Kyoto University
Akihiko SHINYA
  NTT Corporation
Masaya NOTOMI
  NTT Corporation

키워드