검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 3Gbps/Lane MIPI D-PHY Transmission Buffer Chip 3Gbps/레인 MIPI D-PHY 전송 버퍼 칩

Pil-Ho LEE, Young-Chan JANG

  • 조회수

    0

  • 이것을 인용

요약 :

MIPI(Mobile Industry Processor Interface) D-PHY 버전 3를 지원하는 FPGA(Field-Programmable Gate Array) 기반 프레임 생성기를 위해 고속 모드 감지기를 포함하는 1.2Gbps/레인 전송 버퍼 칩을 제안한다. LVDS(저전압 차동 신호) 또는 SLVS(확장형 저전압 신호)를 SLVS로 버퍼링하면서 1-3 반복을 수행합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.6 pp.783-787
발행일
2019/06/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E102.A.783
원고의 종류
Special Section LETTER (Special Section on Circuits and Systems)
범주

작성자

Pil-Ho LEE
  Kumoh National Institute of Technology
Young-Chan JANG
  Kumoh National Institute of Technology

키워드