검색 기능은 준비 중입니다.
검색 기능은 준비 중입니다.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An L1 Cache Design Space Exploration System for Embedded Applications 임베디드 애플리케이션을 위한 L1 캐시 디자인 공간 탐색 시스템

Nobuaki TOJO, Nozomu TOGAWA, Masao YANAGISAWA, Tatsuo OHTSUKI

  • 조회수

    0

  • 이것을 인용

요약 :

단일 애플리케이션 또는 애플리케이션 클래스가 프로세서에서 반복적으로 실행되는 임베디드 시스템에서는 최적의 캐시 구성이 달성되도록 캐시 구성을 사용자 정의할 수 있습니다. 세 가지 캐시 매개변수인 세트 수, 라인 크기, 연관성을 변경하여 전체 메모리 액세스 시간을 최소화하는 최적의 캐시 구성을 가질 수 있습니다. 본 논문에서는 먼저 두 가지 캐시 시뮬레이션 알고리즘인 CRCB1과 CRCB2를 제안합니다. 캐시 포함 속성. 정확한 캐시 시뮬레이션을 구현하지만 캐시 적중/실패 판단 횟수를 대폭 줄입니다. 우리는 실험적 관찰을 바탕으로 세 가지 캐시 디자인 공간 탐색 알고리즘인 CRMF1, CRMF2 및 CRMF3을 추가로 제안합니다. 그들은 관점에서 거의 최적의 캐시 구성을 찾을 수 있습니다. 액세스 시간. 우리의 접근 방식을 사용하면 캐시 구성 최적화에 필요한 캐시 적중/실패 판단 횟수가 기존 접근 방식에 비해 1/10-1/50으로 줄어듭니다. 결과적으로 우리가 제안한 접근 방식은 지금까지 제안된 가장 빠른 접근 방식에 비해 전체적으로 평균 3.2배, 최대 5.3배 더 빠르게 실행됩니다. 우리가 제안한 캐시 시뮬레이션 접근 방식은 총 메모리 액세스 시간을 최적화할 때 세계에서 가장 빠른 캐시 설계 공간 탐색을 달성합니다.

발행
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.6 pp.1442-1453
발행일
2009/06/01
공개일
온라인 ISSN
1745-1337
DOI
10.1587/transfun.E92.A.1442
원고의 종류
PAPER
범주
VLSI 설계 기술 및 CAD

작성자

키워드